|
|
PDF TPD1042F Data sheet ( Hoja de datos )
| Número de pieza | TPD1042F | |
| Descripción | Silicon Monolithic Power MOS integrated circuit | |
| Fabricantes | Toshiba Semiconductor | |
| Logotipo |  |
|
Hay una vista previa y un enlace de descarga de TPD1042F (archivo pdf) en la parte inferior de esta página. Total 14 Páginas | ||
|
No Preview Available !
TPD1042F
東芝インテリジェントパワーデバイス シリコンモノリシックパワーMOS型集積回路
TPD1042F
モータ、ソレノイド、ランプドライブ用
ハイサイドパワースイッチ
TPD1042F は縦型パワーMOS FET 出力のハイサイドスイッチで、
CMOS、TTL ロジック回路(MPU など)から直接ドライブができ、
保護、診断のインテリジェント機能を備えたモノリシックパワーIC
です。
特長
• 制御部(Bi-CMOS)と縦型パワーMOS FET を 1 チップ上に組み
込んだモノリシックパワーIC です。
SOP8-P-1.27A
• 負荷端を接地できるハイサイドスイッチです。
• マイクロプロセッサ、CMOS ロジック IC 等から直接制御可能で
質量: 0.08 g (標準)
す。
• 過熱、負荷ショートに対する保護機能を内蔵しています。
• 負荷ショート、オープン、過熱検出時に診断出力を外部に取り出せる診断機能を内蔵しています。
• インダクタンス負荷による逆起電圧を出力端子に-(60V-VDD)まで印加できます。
• オン抵抗が小さい。RDS(ON)=180mΩ(最大) ( @ VDD = 12 V、Ta = -40～115℃、Io = 2 A)
• 表面実装の SOP-8 パッケージで梱包形態はエンボステーピングです。
ピン接続
OUT 1
GND 2
DIAG 3
IN 4
現品表示
(TOP VIEW)
8 VDD
7 VDD
6 VDD
5 VDD
TPD1042
F
製品名 (または略号)
ロット No.
外装鉛フリー
識別マーク
(なし: 鉛含有
あり: 鉛フリー)
この製品は MOS 構造ですので取り扱いの際には静電気にご注意下さい。
1
2006-10-31
1 page  
TPD1042F
電気的特性 (Tch=-40～115°C )
項目
記号
測定
回路
測定条件
最小
標準
最大
動 作 電 源 電 圧 VDD(OPR)
印 加 可 能 出 力 負 電 圧 ( 注 3 ) VOUT(neg)1
印 加 可 能 出 力 負 電 圧 ( 注 4 ) VOUT(neg)2
消 費 電 流 IDD
高レベル入力電圧
VIH
低レベル入力電圧
VIL
高レベル入力電流
IIH
オ ン 抵 抗 RDS(ON)
出力リーク電流
IOL
診断出力電圧 “ L ” レ ベ ル
VDL
診断出力電流 “ H ” レ ベ ル
IDH
出力判定電圧
VOUT(1)
VOUT(2)
検
負荷オープン
判定抵抗値
ROP(1)
出
ROP(2)
ヒステリシス ΔROP
過 電 流 検 出 IOC(1)(注 5)
IOC(2)(注 6)
温度
過熱検出
ヒステリシス
TOT
ΔTOT
--
- 8V≦VDD≦18V, VIN=0V
- 6V≦VDD<8V, VIN=0V
- VDD=12V, VIN=0V, RL=10Ω
- VDD=12V
- VDD=12V
- VDD=12V, VIN=5V
- VDD=12V, IO=2A
- VDD=12V,VIN=0V
- VDD=12V, VIN=0V, IDL=1mA
RL=10Ω
- VDD=12V, VIN=5V, RL=10Ω,
VDH=12V
- VOUT=L→H
- VOUT=H→L
正常負荷→負荷オープン(検出)
1 VPGND-VSGND=0V
正常負荷→負荷オープン(検出)
-1.5V≦VPGND-VSGND≦1.5V
負荷オープン→正常負荷(復帰)
1 VPGND-VSGND=0V
負荷オープン→正常負荷(復帰)
-1.5V≦VPGND-VSGND≦1.5V
ΔROP=ROP(1)-ROP(2)
- VPGND-VSGND=0V
ΔROP=ROP(1)-ROP(2)
-1.5V≦VPGND-VSGND≦1.5V
2､3 VDD=12V
4 VDD=12V,RL=0.1Ω
-
- VDD=12V
6
VDD-60
-1.5
-
3.5
-
-
-
-
-
-
0.3
×VDD
0.27
×VDD
3.5
0.7
3
0.5
0.3
0.1
7
-
150
-
12
-
-
1.5
-
-
30
0.09
1
-
-
0.33
×VDD
0.31
×VDD
14
14
12
12
2
2
12
17
165
10
18
0
0
5
-
1.5
200
0.18
5
0.4
10
0.37
×VDD
0.34
×VDD
50
80
45
70
8
10
21
40
200
-
ton - 60 120
スイッチングタイム
tPLH
toff
tPHL
VDD=12V, RL=10Ω
5
- 15 50
- 40 90
- 25 80
ΔtSW
VDD=12V, RL=10Ω
ΔtSW=tPHL-tPLH
0 10 40
診断出力遅延時間
tDLH
tDHL
6 VDD=12V,
IO(peak)=7A(抵抗負荷)
- 12 50
- 17 80
(注 3) 8V≦VDD≦18V, VIN=0V の条件で出力端子に印加可能な負電圧を表しています。
また、ご使用の際にはパワーMOS FET のドレイン・ソース間耐圧 60V を越えぬようご注意願います。
(注 4) 6V≦VDD<8V, VIN=0V の条件で出力端子に印加可能な負電圧を表しています。
(注 5) 過電流検出値
(注 6) 過電流保護動作(スイッチングモード)時の出力電流ピーク値
単位
V
V
V
mA
V
μA
Ω
mA
V
μA
V
kΩ
A
℃
μs
μs
5 2006-10-31
5 Page 
ROPP –- VDDD (1(1))
40
Tch=25°C
VPGND-VSGND=0V
30
20 ROP(1)
10
ROP(2)
0
0 4 8 12 16 20
電源電圧 VVDDDD(V()V)
TPD1042F
ROP –- VVDD ((22))
40
Tch=25°C
30 ROP(1)
20 ROP(2)
( VPGND-VSGND=1.5V)
10
ROP(1)
ROP(2)
0
04
( VPGND-VSGND=-1.5V)
8 12 16 20
電電源源電電圧圧 VDDDD (V(V) )
ROPR-OTPch– T(c1h) (1)
30
VDD=12V
25 VPGND-VSGND=0V
20 ROP(1)
15
10 ROP(2)
5
0
-80 -40 0 40 80 120 160
チチャャネネルル温温度度 Tchh (°(C°C) )
ROOPP –- TTcchh (2(2) )
50
VDD=12V
40
ROP(1)
30
ROP(2)
( VPGND-VSGND=1.5V)
20
ROP(1)
10
ROP(2)
( VPGND-VSGND=-1.5V)
0
-80 -40
0
40 80
120
チチャャネネルル温温度度 TTcchh (°C(°)C)
160
1.6
1.2 (1)
PDD –- Taa
(1)ガラスエポキシ基板(a)実装
(2)ガラスエポキシ基板(b)実装
0.8
(2)
0.4
0
-40 0 40 80 120 160
周周囲囲温温度度 TTaa (°C(°)C)
11
2006-10-31
11 Page | ||
| Páginas | Total 14 Páginas | |
| PDF Descargar | [ Datasheet TPD1042F.PDF ] | |
Hoja de datos destacado
| Número de pieza | Descripción | Fabricantes |
| TPD1042F | Silicon Monolithic Power MOS integrated circuit | Toshiba Semiconductor |
| Número de pieza | Descripción | Fabricantes |
| SLA6805M | High Voltage 3 phase Motor Driver IC. |
 Sanken |
| SDC1742 | 12- and 14-Bit Hybrid Synchro / Resolver-to-Digital Converters. |
 Analog Devices |
|
DataSheet.es es una pagina web que funciona como un repositorio de manuales o hoja de datos de muchos de los productos más populares, |
| DataSheet.es | 2020 | Privacy Policy | Contacto | Buscar |